堆叠式全环绕栅极（gaa）晶体管，凭借其优异的栅极控制能力、驱动性能和电路设计灵活性，有望成为finfet之后的集成电路主流晶体管结构。三星、台积电和英特尔等行业巨头已在3纳米及以下工艺节点开始或计划大规模采用gaa晶体管。然而，当前堆叠式纳米片gaa器件面临沟道界面态密度较大的挑战，难以达到理想的亚阈值开关特性。其主要原因是gesi/si超晶格叠层在材料界面易受工艺热预算影响，导致ge原子扩散和重新分布，从而在纳米片沟道表面残留微量ge原子，形成额外界面缺陷，降低载流子导电性能。
为克服这一难题，中国科学院微电子所集成电路先导工艺研发团队开发了一种低温臭氧准原子层蚀刻（qALE）技术，该技术与GAA晶体管纳米片沟道释放工艺完全兼容。通过极薄臭氧的自限制氧化和腐蚀反应，qALE技术精准去除纳米片沟道表面残留的Ge原子，同时避免损伤内层硅沟道。实验结果表明，经过低温qALE处理后，CMOS器件的界面态密度降低了两个数量级，晶体管亚阈值摆幅优化至60.3 mV/dec，接近器件热力学理论极限（60 mV/dec），漏电流降低了66.7%。此外，由于沟道表面电荷引起的载流子散射减少，晶体管开态电流提升超过20%。这项研究为高效低成本制备高性能堆叠式纳米片GAA器件提供了新的技术途径。
相关研究成果论文“基于O3的准原子层蚀刻技术在全环绕栅极纳米片CMOS器件中实现创纪录的60.3 mV/dec亚阈值摆幅和>20%性能提升”（doi:10.1109/LED.2024.3524259）已发表在IEEE Electron Device Letters期刊上，并被选为封面论文（图3）。微电子所蒋任婕和桑冠荞为论文第一作者，张青竹研究员和殷华湘研究员为共同通讯作者。该研究得到了中国科学院战略性先导专项（A类）和国家自然科学基金的支持。
☞☞☞AI 智能聊天, 问答助手, AI 智能搜索, 免费无限量使用 DeepSeek R1 模型☜☜☜
图1：低温臭氧准原子层蚀刻(qALE)技术与GAA晶体管沟道形貌
图2：沟道qALE处理后的GAA CMOS晶体管电学特性
图3：论文入选IEEE EDL期刊封面
