自从进入14nm节点以来，intel在传统cmos半导体工艺上的进展明显放缓，tick-tock策略已名存实亡，被tsmc和三星超越，甚至市值也被tsmc赶超。为了重拾尊严，intel尝试推出新的半导体工艺命名规则。传统cmos工艺可能在2024年终结，intel对此早有准备。近期，他们公布了一些应对后cmos时代的新技术思路，目标是在现有晶圆厂的基础上制造出功耗更低的产品，电压可以低至0.5v，这在当前的晶体管技术下是无法实现的。
根据EETimes的报道，在上个月的ISPD 2017（国际物理设计研讨会）上，Intel技术制造部门的高级研究员Ian Young介绍了Intel对未来半导体工艺的探索。他们的最终目标是在现有工厂的基础上降低每一步计算过程的功耗。
简单来说，Intel未来将进一步降低计算过程中的功耗，而且涉及到每一个计算步骤，但前提是必须兼容现有的半导体工厂。考虑到Intel每代工艺的投资都是数十亿甚至上百亿美元，兼容现有工厂是非常合理的需求，不仅是Intel，整个半导体行业也都不愿意从头开始使用全新的生产技术。
Ian Young表示，Intel希望将电源电压降低到远低于0.5V的水平，但传统CMOS工艺下MOSFET每10年只能降低60mW，无法实现这一目标。此外，无论采用何种新技术，都需要与现有的CMOS共存，因为部分时钟频率和I/O模拟电路仍然需要CMOS晶体管。
对于后CMOS时代的技术路线，Ian Young称Intel至少有12种设想可以实现显著降低电压的同时兼容现有半导体工厂，包括电子自旋、磁自旋、Orbitronic、铁电（Ferroelectric）等新技术新材料。Intel已经测试了后CMOS时代逻辑电路各个操作的延迟和能量，了解了它们的运行机制，建立了行为模型，理解了如何实现比CMOS低得多的电压等问题。
在应对未来的集成电路发展上，Intel的技术实力毋庸置疑（还有IBM）。然而，CMOS时代的终结还有一段时间，Intel提到的十多种“黑科技”离工业化量产还有一段距离，许多技术仍处于探索阶段。下图中让普通人的物理老师都头疼的技术还需要很长时间才能真正发挥作用。
