TRFC值属于第二小参，表示刷新间隔周期，单位为周期，值越小越好。
DDR3内存通常值为90-120。低于80时，可能导致不稳定。CL、tRCD、tRP和tRAS称为第一时序，对颗粒性能的影响最明显，也最重要。 （推荐学习：phpstorm）
首先要内存时序（英语：Memory timings或RAM timings）是描述同步动态随机存取存储器（SDRAM）性能的四个参数：CL、TRCD、TRP和TRAS，单位为时钟周期。
清楚要使计算机有条不紊地工作，对各种操作信号的产生时间、稳定时间、撤销时间及相互之间的关系都有严格的要求。
对操作信号施加时间上的控制，称为时序控制。只有严格的时序控制，才能保证各功能部件组合有机的计算机系统。
内存时序的影响因素：
当将内存时序转换为实际的延迟时，最重要的是注意是以时钟周期为单位。如果不知道时钟周期的时间，就不可能了解一组数字是否比另一组数字更快。
举例来说，DDR3-2000内存的时钟频率是1000 MHz，其时钟周期为1 ns。基于这个1 ns的时钟，CL=7给出的绝对延迟为7 ns。
乐彼多用户商城系统，采用ASP.NET分层技术和AJAX技术，运营于高速稳定的微软.NET+MSSQL 2005平台；完全具备搭建超大型网络购物多用户网上商城的整体技术框架和应用层次LBMall 秉承乐彼软件优秀品质，后台人性化设计，管理窗口识别客户端分辨率自动调整，独立配置的菜单操作锁，使管理操作简单便捷。待办事项1、新订单、支付、付款、短信提醒2、每5分钟自动读取3、新事项声音提醒 店铺管理1
而更快的DDR3-2666（时钟1333 MHz，每个周期0.75 ns）则可能用更大的CL=9，但产生的绝对延迟6.75 ns更短。
现代DIMM包括一个串行存在检测（SPD）ROM芯片，其中包含为自动配置推荐的内存时序。
PC上的BIOS可能允许用户调整时序以提高性能（存在降低稳定性的风险），或在某些情况下增加稳定性（如使用建议的时序）。
注意：内存带宽是测量内存的吞吐量，并通常受到传输速率而非潜伏时间的限制。
通过交错访问SDRAM的多个内部bank，有可能以峰值速率连续传输。可能以增加潜伏时间为代价来增加带宽。
具体来说，每个新一代的DDR内存都有着较高的传输速率，但绝对延迟没有显著变化，尤其是市场上的第一批新一代产品，通常有着较上一代更长的延迟
