加法器采用先行进位的目的是加速传递进位信号。先行进位即高位进位和低位进位同时产生的进位；而先行进位加法器，各级的进位彼此是独立产生，只与输入数据A，B和C_in有关，将各级间的进位级联传播给去掉了，即可减小进位产生的延时，加速传递进位信号。
加法器采用先行进位的目的是“加速传递进位信号”。
进位链是传递进位的逻辑电路。先行进位即高位进位和低位进位同时产生的进位。先行进位有两种，一种是组内并行，组间串行进位链，另一种是组内并行,组间并行进位链，又称并行进位。
先行进位加法器，各级的进位彼此是独立产生，只与输入数据A，B和C_in有关，将各级间的进位级联传播给去掉了，这样就可以减小进位产生的延时。每个等式与只有三级延迟的电路对应，第一级延迟对应进位产生信号和进位传递信号，后两级延迟对应上面的积之和。通过这种进位方式实现的加法器称为超前进位加法器。因为各个进位是并行产生的，所以是一种并行进位加法器。
先行进位加法器避免了行波进位加法器的进位延迟，提高了速度，虽然增加了超前进位部分，但仍比选择进位加法器占用资源少。对基本单元电路及其组合方案和结构的优化设计可进一步减少资源（面积）占用，提高速度、降低功耗，确定优化的基本单元电路及其组合方案将为CLA结构设计的优化提供基础。
