随着集成电路密度的不断提升，晶体管的工艺节点持续缩小，已接近物理极限。三维互补式场效应晶体管(3d cmos)技术被视为突破这一瓶颈的潜在方案。然而，传统的硅基3d cmos集成技术因其高热预算，导致工艺复杂、成本上升，并可能引发性能下降等问题，限制了其在商业领域的应用。
针对这些挑战，中国科学院微电子研究所抗辐照实验室的李博研究员和陆芃副研究员团队，利用碳纳米管材料的低温成膜特性，提出了一种碳纳米管/硅异质集成(CNT/Si Heterogeneous Integration)的3D CMOS技术。这一技术在180nm SOI器件的后道工艺中实现了低温(≤150℃)碳纳米管器件的集成。团队提出了针对高性能数字电路应用的工艺优化方案，通过精确调控碳纳米管器件的阈值电压，实现了N、P晶体管电学特性的匹配，显著提升了3D CMOS的噪声容限(NMH/NML = 0.404/0.353× VDD)，并达到了高增益(~49.9)、超低功耗(390 pW)及高均一性(片间差异较小)的效果。
基于该研究成果的论文“Low-Thermal-Budget Construction of Carbon Nanotube p-FET on Silicon n-FET toward 3D CMOS FET Circuits with High Noise Margins and Ultra-Low Power Consumption”近期发表在国际著名期刊《Advanced Functional Materials》上(DOI:10.1002/adfm.202504068)。该研究由微电子所李博研究员团队、南京大学朱马光研究员团队、安徽大学胡海波教授团队合作完成，微电子所为第一完成单位。
☞☞☞AI 智能聊天, 问答助手, AI 智能搜索, 免费无限量使用 DeepSeek R1 模型☜☜☜
图1 碳硅三维异质集成CMOS FET器件示意图
图2 碳纳米管器件与硅基器件的电性匹配
图3 碳硅CMOS FET器件电学性能表现
