联发科近日公布2025年第四季合并营收及全年营收均创下历史新高，表现亮眼。联发科总经理兼营运长陈冠州今（6）日于媒体说明会指出，2026年公司将把ai客制化晶片（asic）投入规模提升至双倍，全年相关营收目标上看10亿美元。在涵盖训练与推理、云端与终端、效能与功耗的系统级整合框架下，联发科将asic视为下一阶段ai产业竞争的核心突破口。
随着AI运算模型在训练与推理环节的需求差异持续扩大，传统通用型晶片已难以兼顾效能、功耗与成本的最优平衡。陈冠州强调，在制程微缩红利趋缓、单纯依赖晶体管密度提升效能难以为继的背景下，产业正加速转向以Chiplet架构、先进封装与高速互连技术为核心的系统级设计路径，使晶片能依实际应用场景进行模组化组合与深度客制化。这一演进趋势，也令ASIC再度跃升为AI时代半导体价值链的关键枢纽。
与此同时，AI算力需求的爆发式增长正显著拓宽半导体产业的成长空间。伴随云端服务提供商持续加码AI基础设施建设，其巨额资本支出中，有相当比重直接流向先进晶片研发与异构系统架构创新。此类需求不仅聚焦峰值性能，更高度重视能效比、数据吞吐效率以及整体拥有成本（TCO）。
陈冠州表示，针对特定工作负载量身打造的ASIC，可协助云端服务商在同等功耗与物理空间约束下，实现更高运算密度与更稳定的长期效能输出，同时有效压降运维阶段的总体成本。因此，数据中心客制化晶片已被联发科定位为驱动AI时代营收增长的重要引擎。
AI算力扩张亦加剧了先进制程与先进封装产能的结构性紧张，供需错配不仅推高制造成本，更倒逼芯片设计企业强化资源投放的精准性与前瞻性。在此背景下，客制化晶片的战略价值进一步凸显。
陈冠州进一步说明，联发科在ASIC布局上并非局限于单一计算单元优化，而是以端到端系统架构思维切入，全面覆盖算力生成、数据传输与存储协同三大核心维度。
在算力层面，结合前沿制程节点与2.5D、3.5D等先进封装技术，持续提升单位面积下的有效运算能力；在互连层面，长期深耕高速接口技术，并积极推动由电信号向光信号传输演进，以突破数据无法及时送达处理单元的瓶颈；在存储层面，则聚焦高频宽、低功耗、且支持按系统规格灵活配置的记忆体架构设计，确保整机系统效率最大化。
此外，在产能合作方面，陈冠州透露，联发科与台积电维持紧密战略协同，无论两纳米制程或S14先进节点，均位列首批导入客户行列，相关产品将于今年正式面世；在互连带宽升级方面，后续将推进铜线传输向3.2T硅光子引擎过渡，并同步开发更低功耗的定制化HBM方案。整体而言，联发科对AI ASIC领域的年度资源投入将实现翻倍增长。
