针对ARM平台性能优化，需按微架构启用-mcpu、-march等编译选项：鲲鹏920用-mcpu=tsv110和-march=armv8.2-a+sm4+dotprod；飞腾FT-2000+/64用-mcpu=ft2000plus，D2000用-march=armv8.1-a+crypto+fp16；并配合NEON向量化、缓存参数调优及LTO链接优化。
如果您在ARM平台（如鲲鹏、飞腾CPU）上编译应用程序时发现性能未达预期，则可能是由于编译器未启用针对特定微架构的优化特性。以下是针对鲲鹏与飞腾处理器的典型编译选项优化方法：
一、启用目标CPU微架构识别
编译器需明确识别底层CPU型号，以生成适配指令集与流水线特性的代码。鲲鹏920基于ARMv8.2-A并扩展了部分向量与加密指令；飞腾FT-2000+/64及D2000支持ARMv8.1-A，部分型号支持SVE2子集。使用-mcpu可精准绑定微架构特性。
1、对于鲲鹏920平台，使用-mcpu=tsv110启用其定制流水线与分支预测优化。
2、对于飞腾FT-2000+/64，使用-mcpu=ft2000plus匹配其双发射乱序执行特性。
3、若需兼顾多代飞腾芯片，可改用-mcpu=generic+crypto+simd，显式启用AES、SHA及NEON指令支持。
二、启用高级向量与标量优化
ARMv8-A及以上平台普遍支持NEON与高级SIMD指令，但默认编译不自动展开循环向量化。通过显式开关可激活编译器对浮点与整数向量运算的深度优化。
1、添加-mfpu=neon-fp-armv8启用NEON单元的全功能浮点与整数向量运算支持。
2、加入-mvectorize-with-neon-quad启用四字宽NEON寄存器调度，提升矩阵与图像处理吞吐。
3、配合-ffast-math与-Ofast时，需同步添加-funsafe-math-optimizations确保向量化不被数学约束阻断。
三、调整内存访问与缓存行为
鲲鹏与飞腾CPU具有非对称NUMA拓扑与差异化L1/L2缓存延迟特征，编译器需生成符合本地缓存行对齐与预取策略的访存序列。
1、使用-mgeneral-regs-only禁用浮点寄存器作为通用寄存器，减少上下文切换开销，适用于高并发整数服务。
2、添加-mstrict-align强制严格地址对齐检查，避免因未对齐访存触发额外微码异常路径。
3、加入--param l1-cache-line-size=64 --param l1-cache-size=64 --param l2-cache-size=512显式告知GCC各级缓存参数，辅助循环分块决策。
四、启用架构特定扩展指令
鲲鹏与飞腾均在ARM基础指令集之上引入定制扩展，例如鲲鹏的SM4加速指令、飞腾的AES-KM指令。需通过编译选项显式启用对应内置函数支持。
1、针对鲲鹏平台，添加-march=armv8.2-a+sm4+dotprod启用SM4国密算法硬件加速与点积指令。
2、针对飞腾D2000，使用-march=armv8.1-a+crypto+fp16启用AES/SHA硬件指令与半精度浮点支持。
3、在源码中调用__builtin_arm_sm4e等内建函数前，必须确保对应-march选项已激活，否则编译报错无法解析的内建函数引用。
五、控制代码生成粒度与链接时优化
ARM平台L1指令缓存较小（通常48–64KB），过大的函数体或冗余符号会降低缓存命中率。需结合编译期与链接期策略压缩指令体积并消除死代码。
1、添加-ffunction-sections与-fdata-sections将每个函数/数据置于独立段，为后续链接裁剪提供基础。
2、使用-Wl,--gc-sections在链接阶段自动丢弃未引用的函数与数据段，减小最终镜像体积。
3、启用-flto=full进行全程序优化，使跨文件内联与常量传播生效，但需确保所有目标文件均用相同-fPIC或-static选项生成，否则链接时报undefined reference to __gnu_lto_slim。
